Home > Training >
LabVIEW CompactRIO
LabVIEW Real-Time & FPGA
This 4-day training will allow you to acquire the basics of programming in the LabVIEW development environment for CompactRIO. Each participant is given a manual: course manual and exercises. Each theoretical part is accompanied by a practical part and associated exercises and “challenges”. The end of a chapter is validated by a multiple choice question.

Prerequisites
Having completed our LabVIEW Intermediate training (or similar) and knowledge of Windows OS and network settings are recommended.
Duration
4 days, 7 hours/day (28 hours in total)
Price
€3,116 excluding tax per person, in one of our training centers
€7,790 excluding tax for up to 3 people on the client's site
Includes 1 color course/exercises manual and a USB key containing the source code of the exercises, the proposed solutions and all the demonstrations shown during the training.
Public
Utilisateurs du module LabVIEW Real-Time et/ou FPGA se préparant à développer des applications à l'aide de cibles RT de NI.
Utilisateurs développant des systèmes de contrôle déterministes en boucle fermée ou augmentant la fiabilité des systèmes de mesure.
Utilisateurs développant des applications à déployer dans des environnements industriels ou des sites distants.
Objectifs
À la fin de cette formation, vous serez en mesure de programmer, compiler et déployer du code à utiliser dans une cible RT.
Créer des programmes autonomes qui utilisent le Scan Interface Mode, le FPGA Interface Mode ou le mode Hybride pour effectuer l'acquisition de données.
Décider le cadencement et de la priorité des différentes tâches à effectuer et communiquer entre les boucles RT/FPGA et un ordinateur hôte.
Prérequis
LabVIEW Intermédiaire ou expérience équivalente
Connaissance de l’environnement Windows 10 est conseillée.
Programme détaillé
1. Contrôle et surveillance embarqués avec LabVIEW
Aperçu du système de contrôle et de surveillance embarqué
Présentation du FPGA
Processeur en temps réel
Interface homme-machine
Exemple d'application
composants d’un système en temps réel
2. Configuration du CompactRIO
Configuration et installation du matériel
Configurer les paramètres et le logiciel des cibles RT
Configuration des paramètres réseau
Installation du logiciel sur la cible
Configuration des E/S d’une cible
Résumé
3. Accéder aux Entrées/Sorties
Connexion à une cible dans LabVIEW
Accéder aux E/S — PXI/PXIe, cDAQ autonome, cibles RT de bureau
Accéder aux E/S — cRIO et sbRIO
Accéder aux E/S — FPGA
Accéder aux E/S — Mode Hybride
4. Architecture des programmes en Temps Réel
Architecture d’un VI RT
Définition des niveaux de priorité des processus
Boucles déterministes
Temporisation des boucles en LabVIEW RT
Amélioration de la vitesse et du déterminisme
5. Communication Interprocessus sur la cible RT
Introduction à la communication inter-processus sur cible RT
Transfert de données entre boucles déterministes et non-déterministes
Transfert de données entre boucles non-déterministes
Techniques complémentaires
6. Communication entre la cible RT et l’hôte
Exécution interactive vs. communication réseau programmatique
Transférer la dernière donnée (Tag)
Transférer des données bufferisées (Stream, Messages)
Protocoles standards
Librairies de référence pour la communication réseau
Interface utilisateur embarquée
7. Vérification de votre application
Notions de fiabilité
Arrêt d’une application
Gestion d’Erreur
Watchdogs et Redondance
Débogage
Benchmark et Tests
8. Programmation à l’aide du module LabVIEW FPGA
Introduction
Développer un VI FPGA
Exécution interactive
Modes d'exécutions
Compiler un VI FPGA
Éléments d’optimisation de base
9. Cadencement et utilisation des entrées/sorties FPGA
Configuration des Entrées/Sorties en FPGA
Types d’Entrées/Sorties
Gestion des erreurs d’Entrées/Sorties
Déterminer le temps d'exécution des boucles
Synchronisation des modules de la série C
Génération des délais entre événements
Mesure du temps entre événement
Benchmark du temps d'exécution d’une boucle
10. Communication inter-process sur la cible FPGA
Boucles parallèles sur FPGA
Transférer la dernière donnée (Tag)
Transférer des données en continu (Stream, Message)
Comparaison des méthode d’échange de données
11. Communication entre les cibles RT et FPGA
Communiquer par programmation entre un VI FPGA et un VI RT
Déploiement d’un VI FPGA
Transférer la dernière donnée (Tag)
Transférer des données bufferisées (Stream, Messages)
Synchronisation entre le RT et le FPGA
Implémenter un Watchdog sur le FPGA
12. Déploiement d’une application RT
Introduction au déploiement sur une cible RT
Communication avec l’application déployée
Réplication d’un système RT
Étapes suivantes
Informations supplémentaires
Phalanx est un centre de formation certifié Qualiopi. Nos formations peuvent être prises en charge par les OPCO. Pour toute question ou pour vous inscrire, n’hésitez pas à nous contacter par email à formation@phalanx.fr.